月亮棋牌www。a9602。com是一款非常棒的热门棋牌类手游,这里的棋牌玩法有着与众不同的换角色玩法,玩家的角色可以自由的更换,超级多的装扮可以进行随意的选择,打造属于自己的完美人物角色,这里的玩法当中玩家可以体验到多种棋牌的乐趣,还有组合规则模式,难ò
月亮棋牌游戏中心—官网注册

一种基于SRIO总线的DSP与FPGA通信互连架构设计

随着现代信息技术的快速发展,数字信号处理技术在军用和民用市场都得到了广泛的应用,同时日趋复杂的信号处理需求也对处理平台提出了更高的要求,特别是在、人工智能、航空航天等高科技领域信号处理实时性高,数据量大,数据交互及处理算法复杂度高,依靠单个处理器的传统解决方案已经无法满足这些需求,高度集成的多处理器嵌入式系统逐步成为高速信号处理平台的主流方案,基于“”的协同处理架构凭借其超强的处理能力和广泛的工程化应用优势,已经成为通用信号处理平台的首选。采用“DSP+FPGA”的信号处理系统显著提升了运算速度和数据处理能力,但同时不可避免地引入了处理器之间的数据交换问题,随着交互频率和数据量的急剧增加,对芯片间的高速数据传输要求越来越高,传统的共享总线已无法满足高性能嵌入式系统的数据交互需求,成为了处理平台性能进一步提升的瓶颈。因此,需要高性能互联体系结构来解决d IO总线正是基于该需求设计的新型高性能互连总线技术,该总线以其高带宽、低延时、低功耗及高可靠性等优势为嵌入式系统内部互连提供了良好的解决方案。本文设计一种基于SRIO总线的DSP与FPGA通信互连架构,其中多核DSP TMS320C6678的SRIO模块采用4x接口模式配置,每路接口传输速率为3.125 Gb/s,理论传输速率达到10 Gb/s,同时使用DSP片上DDR3控制器模块扩展2 GB高速缓存进行数据读写,从而实现系统内部数据高速传输及共享   Rapid IO体系架构是为了满足高性能嵌入式系统互连需求而设计的一种系统级互连技术,它支持芯片间以及板间的互连与通信,广泛应用于多处理器、多存储器及通用信号处理平台等的交互连接。Rapid IO的数据传输操作基于数据包的请求与响应,数据包是点对点通信设备的消息载体,通信过程首先由主控器件发出一个请求事务,并将该请求事务以包的形式传输给目标器件,目标器件收到请求事务后执行相应操作并产生响应事务返回给通信的发起方,发起方接收到响应包后一次通信操作完成。Rapid IO互连体系结构共分为三层,分别为逻辑层、传输层和物理层。逻辑层为协议最高层,定义了全部操作协议和包格式,为端点器件发起和完成事务提供必要的信息;传输层处于协议中间层,定义了Rapid IO的地址空间、寻址机制和用于包交换的路由信息;物理层处于协议最底层,主要定义电气特性、包传输机制、流量控制及低级错误管理等器件级接口细节,Rapid IO协议层次结构如图1所示   TMS320C6678 DSP外围接口丰富,片内集成了基于1x/4x LP-Serial规范的串行Rapid IO外设接口模块,即SRIO。该模块支持4通道的Rapid IO高速传输,也可配置成1x、2x和4x等多种接口模式,单个通道的传输速度最大可达5 Gb/s,在实际工程化应用中也可灵活配置到1.25 Gb/s、2.5 Gb/s和3.125 Gb/s使用   直接I/O模式是最简单实用的传输方式,主设备可以直接读写从设备的存储器,可通过多种请求和响应事务直接完成对应存储空间的数据读写,其中SWRITE事务是高效的传输格式,接口实现简单,通信开销小,适用于点对点的大数据直接传输;消息传递模式使用信箱和信件的方式传递信息,类似以太网的传输方式,接收方根据内部地址与信箱的映射关系对数据进行读写,适用于包含多个处理器的复杂系统间通信。消息传递机制中包含有一种特殊的轻量级消息传递事务类型,即门铃消息(Doorbell),门铃消息数据包仅可填充一个16位大小的数据负载,适用于发送SRIO通信的中断信息,接收方将收到的门铃事务放到门铃消息队列中,通过解析门铃信息进行相应的响应操作   本文设计的DSP与FPGA通信系统基于图2所示的高速串行Rapid IO接口进行互联设计。在FPGA端选用Xilinx公司的Kintex7系列芯片,FPGA对外接口接收雷达回波数据或者光学相机采集的图像数据,然后通过4路SRIO高速接口将数据实时传输给DSP芯片,FPGA的SRIO接口采用开发平台提供的IP核进行设计实现。DSP端芯片选用TI公司的TMS320C6678高性能多核浮点型处理器,该芯片采用全新的Keystone架构和C66x内核,其内部有8个速度达到1.25 GHz的高性能定点/浮点CPU内核,每个内核的单周期定点性能高达32MAC,浮点性能高达16FLOP,单个CorePac内核中配置了32 KB一级程序存储器(L1P)、32 KB一级数据存储器(L1D)以及512 KB二级局部存储器(L2),高性能的计算能力和高速缓存能力有效地支撑了复杂图像处理算法的工程化应用需求。同时6678处理器内部集成了DDR3控制器模块,带有64 bit位宽的DDR3存储器接口总线 MTS,可供寻址的空间达到了8 GB,本系统外挂了4片256×64 bit的DDR3 SDRAM,总容量达到2 GB,完全满足系统数据缓存需求,DSP处理器可以通过EDMA的方式直接对DDR3存储器进行读写访问,减少了通过内核CPU读写大数据的资源占用,有效提升系统并行运算效能   根据上文的互联系统设计,为了实现接口通信功能需进行接口软件设计,DSP端的SRIO外设模块驱动编程主要有以下几个方面   SRIO模块支持8位和16位两种模式ID设置,8位的ID可容纳256个单独设备,16位ID可容纳65 536个单独设备,通信双方需采用相同设置模式,但要设置为不同的ID号,本系统采用8位ID模式设置,DSP和FPGA ID号设置如下   SRIO模块可配置成1x、2x和4x等多种端口模式使用,可通过路径控制寄存器PLM_SP(n)_PATH_CTL的PATH_CONFIG和PATH_MODE作用域进行编程配置。本系统采用4x模式配置,单通道速率配置为3.125 Gb/s,具体配置程序如下   SRIO的Direct I/O和Message Passing两种传输机制使用不同的传输控制模块,其中控制Direct I/O模式包发送的为LSU(Load/Store Unit)模块,系统中一共有8个LSU,每个LSU都有独立的7个寄存器,即LSU_Reg0--LSU_Reg6,Reg0--Reg4用来配置传输控制信息,REG5、REG6用来存储命令和状态信息,Reg6有只读和只写两种模式,其他寄存器都是可读可写的,LSU寄存器组定义如图3所示   由图3可见LSU的Reg0~4中主要配置了Direct I/O传输的控制信息,如源地址、目的地址、数据长度、设备ID、端口号、优先级等;Reg5寄存器配置门铃信息和包格式等命令信息;Reg6在只读模式下通过Busy和Full位信息确认指令寄存器和影寄存器是否空闲,该两位信息都为0时表示当前LSU可用, LTID位和LCB位信息一起用于确认传输的完成信息(compleTIon code)   本文设计的DSP与FPGA通信系统通信节点较少,传输数据量大,属于点对点的高速数据传输,所以SRIO接口采用Direct I/O传输方式和Doorbell消息相结合的方案进行数据交互,数据包格式采用Direct I/O方式的SWRITE流写操作,传输方案实现简单,同时通信发起方在数据发送完成后发送Doorbell消息通知接收方传输完成,接收方收到Doorbell消息后进行相应处理,保证通信过程的实时性和正确性。具体软件流程如图4所示   系统上电启动后,软件对DSP系统中时钟、定时器、存储器、中断等必要设备进行初始化,在SRIO模块初始化过程中需等待DSP与FPGA的SRIO接口连接成功才表示初始成功,然后便可以进行自定义的数据传输操作了。根据TMS320C6678 DSP存储空间配置,本系统中DDR3缓存地址区域为0x80000000—0xFFFFFFFF,大小为2 GB,SRIO接口可直接对存储空间进行读写访问。根据系统设计FPGA每发送完一组数据后,都将附带发送一个Doorbell消息作为完成标记,Doorbell的16 bit信息位填充内容为0x0001,表示使用DOORBELL0_ICRR寄存器的ICR1映射中断事件,系统中设置CPU中断4作为响应Doorbell事件的CPU中断,DSP收到Doorbell消息后将触发CPUINT4,程序跳转执行中断响应函数,在中断响应函数中查询中断状态位,对接收数据包的正确性进行判断,然后通过EDMA模块将数据快速搬移到DDR3指定地址锁存,并调用算法对数据进行处理。当DSP需要向FPGA端回复应答信息时,DSP程序通过配置LSU寄存器组向FPGA存储地址发送数据,当LSU的Reg0~Reg5配置完成后传输开始,程序软件通过查询LSU传输完成信息与Reg6中记录的LCB位信息进行比较,判断当前传输是否成功   针对上文所设计的SRIO互联系统进行性能测试,系统设计单通道传输速度为3.125 Gb/s,物理层SerDes模块采用8B/10B编码,所以4通道的SRIO接口理论传输速度为3.125×4×8/10=10 Gb/s。实际测试过程中采用多组长度不同的数据进行测试,每组测试数据多次运行取平均值,测试结果如表2所示   测试结果表明,本文设计的DSP与FPGA互联系统能够按照设计需求稳定工作,数据读写正确,传输速度较为稳定,当数据量较大时通信开销占总传输时间比例减小,整体传输速度超过8 Gb/s,达到理论值10 Gb/s的80%以上,传输效率较为理想   本系统基于TI多核DSP TMS320C6678的SRIO接口模块建立DSP与FPGA之间的高速通信互联系统,采用SRIO模块4x接口模式及每路接口3.125 Gb/s的传输速率实现DSP与FPGA间高速稳定的数据传输,同时使用DSP自带DDR3控制器模块实现对DSP外部扩展DDR3 SDRAM存储芯片的读写访问,从而实现系统内部数据传输及共享存储。该系统已经在大视场高分辨率光学图像处理、实时SAR雷达成像等多个工程项目中得到应用验证   [5] 王勇,林粤伟,吴冰冰,等.RapidIO嵌入式系统互连[M]。北京:电子工业出版社,2006   刚刚录制了一个fpga开发流程的视频,该视频为投石问路,主要是想听听大家对于小梅哥在录制视频时需要注意的内容以及希望系列   内容: 使用IP核中的RAM进行读写,数据位宽为32位 RAM读写模块输出给RAM模块..   现场可编程门阵列(FPGA,Field Programmable Gate Array)是一种高密度...   这一个新十年,时代的“大”和“快”从数字的比较上是以前难以想象的。大数据雪崩爆发时,每一片雪花都是意...   USB总线是一种高效、快速、价格低、体积小、支持热插拔的串行通信接口,目前USB这一接口形式在电子产...   FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,...   原理图和HDL(Hardware description language,硬件描述语言)是两种最常...   FPGA/CPLD能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用FPGA/...   CPLD主要是由可编程逻辑宏单元(LMC,LogicMacroCell)围绕中心的可编程互连矩阵单元...   随着计算机技术的飞速发展和普及,数据采集系统迅速得到了广泛的应用。数据采集系统性能的好坏主要取决于它...   PCI Express是由Intel,Dell,Compaq,IBM,Microsoft等PCI S...   VME 总线由于具有良好的物理特性、严格的技术规范和与微处理器接口灵活的特点而 被广泛应用于雷达、声...   内容 实现的是简单的PC机和FPGA的通信,实现一个简单的数据传回实验, 串口是按b..   随着云计算,大数据和人工智能技术应用,单靠CPU已经无法满足各行各业的算力需求。海量数据分析、机器学...   matlab与FPGA无线通信、FPGA数字信号处理系列(4)—— Vivado DDS 与 FIR IP核设计 FIR 滤波器系统   本讲使用两个DDS产生待滤波的信号和matlab产生带滤波信号,结合FIR滤波器搭建一个信号产生及滤波的系统,并编写..   采用高速、高可靠、四余度容错串行背板总线总线)构建的新型双余度计算机系统,所有处理...   I2C总线(Inter IC BUS)是PHILIPS公司推出的双向两线串行通信标准。由于它具有接口...   LPC2294是PHILIPS公司推出的一款功能强大、超低功耗且具有ARM7TDMI内核的32位微控...   一直以来,FPGA可编程器件都主要应用在通讯设备或工业控制等较为专业的应用领域,但随着不同行业使用需...   随着云计算,大数据和人工智能技术应用,单靠CPU已经无法满足各行各业的算力需求。海量数据分析、机器学...   区分固态电容和电解电容有一个很简单的方法,就是看电容顶部是否有”K“或”+“字形的开槽。固态电容是没...   随着我国航空事业的迅速发展,各种新型飞机和发控设备相继研制成功,以往一些测控设备在功能和性能上已无法...   目前通用的串行通信接口标准主要有RS 232,RS 422和RS 485,其中RS 232属于单端不...   消防作为现代城市安全系统的一个组成部分,随着现代城市的迅速发展已越来越显示其重要性。但目前市场上的城...   和传统的CDMA系统相比,第三代移动通信的最大特点在于能支持多种速率的业务,从话音到分组数据,再到多...   随着科学技术和经济的快速发展,人们对居家的概念已从最初满足简单的居住到注重对住宅的人性化需求,如安全...   系统在X86系统主机下,设计为一个IO适配卡,通过以上分析可知,具备热插拔能力的CompactPCI...   EtherCAT主张“以太网控制自动化技术” 。 它是一个开放源代码,高性能的系统,目的是利用以太网...   本文利采用双闭环PI和重复控制相结合的控制方案,首先用双闭环PI控制算法,得到高动态特性的三相交流电...   DDS的原理如图1所示,包含相位累加器、波形存储器(ROM)、数模转换器(DAC)和低通滤波器4个部...   以往FPGA在进行浮点运算时,为符合IEEE 754标准,每次运算都需要去归一化和归一化步骤,导致了...   英特尔公司在京发布了Stratix 10 GX 10M FPGA,这款拥有1020万个逻辑单元的产品...   目前,赛灵思和英特尔的FPGA市场竞逐角力,一来一往、有输有赢。鉴于双方都有不俗的实力,可以预计,未...   FPGA芯片比CPU更快,比GPU功耗更低、延时更短,且比ASIC更加便宜、周期更短,因此在目前人工...   随着IC制造工艺水平的快速发展,片上系统(SOC)在ASIC设计中得到广泛应用。微处理器IP核是SO...   据悉,该产品已形成针对多通道智能传感器信号处理的集成解决方案,实现了单一封装内智能传感器模拟数字信号...   我现在没有一个具体的方案 谁能给我个提示一下 比如 fpga从哪入手(fpga一点不会) 具体的电路应该分为哪几个模块 单..   PLL锁相环,可以对时钟网络进行系统级的时钟管理和偏移控制,具有时钟倍频和分频,相位偏移和可编程占空比的功能。..   针对GPS测量系统数据传输过程中的安全问题,采用FPGA技术设计了GPS数据加密系统。系统移植MD5...   随着云计算,大数据和人工智能技术应用,单靠 CPU 已经无法满足各行各业的算力需求   本期我们邀请到了资深工程师白纪龙@白老大大,也是许多坛友熟知的白老师,他将为我们解答大家在PCB设计...   呼吸灯设计和实现 内容 一个周期为1s的呼吸灯,从熄灭到完全点亮一共需要1s。 将1s分为1000个1ms作为呼吸..   Achronix Semiconductor 营销副总裁 Steve Mensor 表示,这款被称为...   【雨的FPGA笔记】基础实践-------按键控制LED和BEEP设计和实现   设计内容 按KEY0时点亮最右边的灯,按动按键KEY1时依次往左移动,按下KEY2时关..   设计内容 将4个LED每隔1s从左往右分别依次点亮熄灭,形成流水状。按复位键时进行复..   本文提出的基于CAN现场总线的集散型火灾报警控制系统的网络结构如图1所示,每个节点都以AT89C51...   FPGA的优势有三个方面:1)通信高速接口设计。FPGA可以用来做高速信号处理,一般如果AD采样率高...   hdmi矩阵切换器在众多的领域中有着广泛的运用,对于不同的运用场合和需求,有着许多不同的方案,而dm...   Xilinx的FPGA的基本结构是一样的,主要由6部分组成,分别为可编程输入/输出单元、基本可编程逻...   系统的ZigBee网络通信部分由一台主控制器、若干从控制器组成。系统的各个主、从控制器相对独立,各主...   经过初赛、复赛的激烈对决和层层选拔,深维科技参赛项目“超高性能数据中心FPGA异构计算加速解决方案”...   VersaLogic公司通过新的“ C1”模块扩展了其工业温度范围的耐用型Mini PCIe扩展产品...   LVDS接口又称RS-644总线年代出现的一种数据传输和接口技术。LVDS是一种...   根据文献,某种报文的实时性得到满足是指其报文响应时间小于规定的时限,某个节点的实时性合乎要求是指该节...   实现帧同步的关键是把同步码从一帧帧数据流中提取出来。本设计的一帧信码由39位码元组成。其中的巴克码为...   工业现场经常要采集多点数据,模拟信号或开关信号,一般用到RS485总线,使用一主带多从的通信方式,该...   FPGA在高度并行、大吞吐量数字信号处理(DSP)应用方面享有很好的声誉。过去几代FPGA器件一直稳...   LTCR4266A是一个四通道电源设备(PSE)控制器,能够向兼容的LTPoE ++受电设备(PD)... 月亮棋牌 月亮棋牌app 月亮棋牌手机版官网 月亮棋牌游戏大厅 月亮棋牌官方下载 月亮棋牌安卓免费下载 月亮棋牌手机版 月亮棋牌大全下载安装 月亮棋牌手机免费下载 月亮棋牌官网免费下载 手机版月亮棋牌 月亮棋牌安卓版下载安装 月亮棋牌官方正版下载 月亮棋牌app官网下载 月亮棋牌安卓版 月亮棋牌app最新版 月亮棋牌旧版本 月亮棋牌官网ios 月亮棋牌我下载过的 月亮棋牌官方最新 月亮棋牌安卓 月亮棋牌每个版本 月亮棋牌下载app 月亮棋牌手游官网下载 老版月亮棋牌下载app 月亮棋牌真人下载 月亮棋牌软件大全 月亮棋牌ios下载 月亮棋牌ios苹果版 月亮棋牌官网下载 月亮棋牌下载老版本 最新版月亮棋牌 月亮棋牌二维码 老版月亮棋牌 月亮棋牌推荐 月亮棋牌苹果版官方下载 月亮棋牌苹果手机版下载安装 月亮棋牌手机版 月亮棋牌怎么下载

相关推荐:



相关产品推荐

关注官方微信

月亮棋牌游戏中心—官网注册
Copyright © 月亮电子元件有限公司 版权所有 Power by DeDe58网站Sitemap|导航地图